應(yīng)用于TGV的ICP玻璃刻蝕工藝研究

2014-12-08 張名川 中國科學(xué)院微電子研究所系統(tǒng)封裝研究室

  玻璃通孔( TGV) 技術(shù)被認(rèn)為是下一代三維集成的關(guān)鍵技術(shù),該技術(shù)的核心為深孔形成工藝。感應(yīng)耦合等離子體(ICP) 刻蝕技術(shù)是半導(dǎo)體領(lǐng)域中深孔形成的重要手段之一。本文通過正交實驗設(shè)計方法,研究ICP 石英玻璃刻蝕工藝中工作壓強、C4F8流量、Ar 流量三個工藝參數(shù)對深孔刻蝕的影響,探索提高刻蝕速率的優(yōu)化組合。實驗結(jié)果表明,C4F8流量對玻璃刻蝕速率有顯著影響,并且隨著C4F8 /Ar 流量比減小,側(cè)壁角度垂直性越好。實驗為TGV 技術(shù)開發(fā)和應(yīng)用提供了實驗依據(jù)。

  隨著半導(dǎo)體制造工藝向深亞微米及納米級發(fā)展,傳統(tǒng)的光刻技術(shù)逐漸接近極限,集成電路晶體管數(shù)目的增加和特征尺寸的縮小越發(fā)緩慢和困難,“摩爾定律”的延續(xù)面臨巨大挑戰(zhàn)。同時,傳統(tǒng)封裝中信號傳輸距離長帶來的互連延遲問題日益嚴(yán)重,難以滿足芯片高速和低功耗的要求。為克服集成電路和傳統(tǒng)封裝面臨的難題,三維集成技術(shù)應(yīng)運而生。其中硅通孔( Through Silicon Via,TSV) 技術(shù)被認(rèn)為是實現(xiàn)三維集成最有前景的技術(shù)。

  TSV 技術(shù)通過在芯片與芯片、晶圓與晶圓之間制作垂直通孔,實現(xiàn)芯片之間的直接互連。它能夠使芯片在三維方向堆疊的密度最大、芯片間的互連線最短、外形尺寸最小,顯著提高芯片速度,降低芯片功耗,因此成為目前電子封裝技術(shù)中最引人注目的一種技術(shù)。然而,硅是一種半導(dǎo)體材料,TSV 周圍的載流子在電場或磁場作用下可以自由移動,對鄰近的電路或信號產(chǎn)生影響,影響芯片性能。玻璃材料沒有自由移動的電荷,介電性能優(yōu)良,熱膨脹系數(shù)( CTE) 與硅接近,以玻璃替代硅材料的玻璃通孔( Through Glass Via,TGV) 技術(shù)可以避免TSV的問題,是理想的三維集成解決方案。此外,TGV 技術(shù)無需制作絕緣層,降低了工藝復(fù)雜度和加工成本。TGV 及相關(guān)技術(shù)在光通信、射頻、微波、微機電系統(tǒng)、微流體器件和三維集成領(lǐng)域有廣泛的應(yīng)用前景。

  TGV 技術(shù)面臨的關(guān)鍵問題是沒有類似硅的“Bosch”深刻蝕工藝,難以快速制作高深寬比的玻璃深孔或溝槽。傳統(tǒng)的噴砂法、濕法刻蝕法和激光鉆孔法等均存在一定的局限性。感應(yīng)耦合等離子體( ICP) 干法刻蝕技術(shù)控制精度高,刻蝕表面平整光滑,垂直度好,常用于刻蝕高深寬比結(jié)構(gòu)。近年來,國內(nèi)外的研究單位在等離子體玻璃刻蝕方面進行了大量的實驗研究。氣體成分主要采用碳氟氣體、SF6與Ar、He 等不同惰性氣體的組合。文獻報道的最高刻蝕速率可以達到1. 7 μm/min,但各向同性刻蝕嚴(yán)重。由于玻璃襯底上掩膜沉積工藝的限制,在深孔刻蝕時,需要一定的刻蝕選擇比。在保證側(cè)壁垂直性與刻蝕選擇比的同時提高玻璃刻蝕速率成為目前研究的難點。針對這一情況,本文基于ICP干法刻蝕原理,利用正交實驗設(shè)計方法研究關(guān)鍵因素對石英玻璃深孔刻蝕速率( Etch Rate,ER) 的影響,通過優(yōu)化工藝參數(shù),探索在較好的側(cè)壁垂直度下提高玻璃刻蝕速率的方法。

1、實驗

  1.1、ICP 玻璃刻蝕基本原理

  實驗采用北方微電子公司的GSE200C 刻蝕機臺。系統(tǒng)有兩路頻率均為13.56 MHz 的射頻功率源。射頻源功率連接真空反應(yīng)腔室上方的線圈來激發(fā)腔室內(nèi)的刻蝕氣體,射頻偏壓功率連接真空反應(yīng)腔室內(nèi)的靜電卡盤來控制離子能量和方向。石英玻璃的主要成分為SiO2,Si-O 鍵的鍵強為200 kcal /mol( 約8 eV) ,大于Si-Si 鍵80 kcal /mol( 約3.4 eV) 鍵強的2 倍,這是SiO2的ER 慢于Si 的主要原因。因此,SiO2刻蝕以物理刻蝕為主,化學(xué)刻蝕為輔,通常采用碳氟氣體,如CF4、CHF3、C4F8等,并加入一定量的惰性氣體。一般來說,碳原子數(shù)與氟原子數(shù)的比越高,就能形成越多的聚合物和越高的刻蝕選擇比,有利于深孔刻蝕,故本實驗碳氟氣體選用C4F8。惰性氣體中He、Ar 為半導(dǎo)體工藝常用氣體,且成本較其他惰性氣體有優(yōu)勢。而相比于He,Ar 具有用于物理刻蝕的相對大的質(zhì)量,有利于提高SiO2的ER,故本實驗惰性氣體選用Ar。C4F8在等離子體放電過程中主要離解為C2F4,C2F4進一步離解為更小的CFx自由基。在CFx( CF,CF2,CF3) 自由基中,CF2含量最多。

  工藝過程中主要反應(yīng)為:

應(yīng)用于TGV的ICP玻璃刻蝕工藝研究

  1.2、實驗方法

  影響石英玻璃ER 的因素主要有射頻源功率、射頻偏壓功率、工作壓強、氣體流量和冷卻器( chiller)溫度等。本文主要通過正交實驗設(shè)計方法研究壓強、C4F8流量、Ar 氣流量三個因素對石英玻璃ER 的影響。采用L9 (34 ) 正交表安排實驗,取壓強、C4F8流量、Ar 氣流量三個因素,每個因素取三個水平,做三因素三水平實驗,第四列空列作為誤差項,忽略因素間的交互作用。實驗中三因素所取水平依據(jù)文獻報道和前期經(jīng)驗選取,如表1 所示。其他工藝參數(shù)固定,源功率為2500 W,偏壓功率為600 W,Chiller溫度T = 20℃,刻蝕時間為100 min。

表1 ICP 玻璃刻蝕因素和水平分布表

ICP 玻璃刻蝕因素和水平分布表

  正交實驗安排如表2。為了消除或減小人為因素引起的系統(tǒng)誤差的影響,實際實驗過程中對表中實驗次序進行隨機化處理。

表2 L9( 34 ) 正交實驗設(shè)計正交表

 L9( 34 ) 正交實驗設(shè)計正交表

  1.3、樣品制備

  實驗樣品為雙面拋光石英玻璃,純度為SiO2 >99.995%,厚度為500 μm。玻璃掩膜制作采用物理氣相沉積(PVD) Al 層,Al 層厚6 μm; 采用Cl2 /BCl3干法刻蝕進行圖形化,獲得孔徑為50 μm,節(jié)距( pitch) 為70 μm 的TGV 通孔陣列。

3、結(jié)論

  本文基于ICP 等離子體干法刻蝕原理,利用正交實驗設(shè)計方法研究了壓強、C4F8流量、Ar 氣流量三個因素對石英玻璃直徑50 μm 深孔ER 的影響及其顯著性,獲得了較好側(cè)壁角度下最大758 nm/min的ER。進一步還需考慮各個因素之間的交互作用,全面優(yōu)化工藝參數(shù)組合,在保證較好側(cè)壁垂直性的前提下,獲得更快的ER。玻璃ICP 刻蝕工藝研究是TGV 技術(shù)的核心和基礎(chǔ),在光通信、射頻、微波、微機電系統(tǒng)、微流體器件和三維集成領(lǐng)域有廣泛的應(yīng)用前景。